삼성 HBM5, 동작속도 50% 높인다…2나노 GAA 적용

HBM4는 4나노 적용해 첫 샘플부터 성능·수율 목표 달성

메모리·파운드리·패키징 '턴키'로 개발 기간·비용 절감

구자흠 파운드리사업부 기술개발실장 부사장ⓒ삼성전자 반도체 뉴스룸

삼성전자가 차세대 고대역폭메모리(HBM)인 HBM5의 동작 속도를 HBM4E보다 50% 이상 높이기 위해 베이스 다이에 2나노 게이트올어라운드(GAA) 공정을 적용한다.

구자흠 삼성전자 파운드리사업부 기술개발실장 부사장은 27일 삼성전자 반도체 뉴스룸 인터뷰에서 "4나노 기반 HBM4 베이스 다이에서 확보한 경험과 기술 경쟁력을 바탕으로 HBM5에서도 2나노 공정을 선제적으로 도입할 것"이라고 밝혔다.

베이스 다이는 HBM 하단에서 그래픽처리장치(GPU) 등 외부 프로세서와 메모리 사이의 데이터 전송을 담당하는 로직 반도체다. HBM4부터 성능과 전력 효율을 높이기 위해 기존 메모리 공정 대신 파운드리 미세공정이 적용되고 있다.

삼성전자는 HBM4와 HBM4E 베이스 다이에 양산성과 수율이 검증된 파운드리 4나노 4세대 공정을 적용했다. HBM4 베이스 다이는 공정 설정부터 샘플 개발까지 약 3개월 만에 완료했으며 첫 샘플에서 성능과 수율 목표를 모두 달성했다.

HBM4E 베이스 다이에는 고집적·고성능 소자와 최적화된 금속 배선·방열 구조를 적용해 초당 14기가비트(Gbps) 이상의 동작 속도와 전력 효율 개선을 구현했다.

삼성전자는 메모리와 파운드리, 패키징 조직이 설계 단계부터 협업하는 구조도 강점으로 내세웠다. 코어 다이와 베이스 다이, 패키징을 내부에서 함께 설계·생산해 성능과 전력, 발열, 수율을 종합적으로 최적화하고 개발 기간과 비용을 줄일 수 있다는 설명이다.

차세대 HBM5에는 2나노 GAA 공정과 더 높은 집적도의 수직관통전극(TSV)을 적용할 계획이다. 삼성전자는 HBM과 첨단 패키징을 연계한 원스톱 솔루션을 기반으로 AI·고성능컴퓨팅(HPC) 분야의 고객과 응용처를 확대한다는 방침이다.